基于复制晶体管双向输出限流的高可靠性CMOS A/B类输出级研究

《Electronics》：Replica-Based Bidirectional Output Current Limiting for High-Reliability CMOS Class AB Stages Andreea Voicu, Cristian Stancu, Ovidiu-George Profirescu, Lidia Dobrescu, Drago? Dobrescu and Gabriel Dima

为解决CMOS模拟与混合信号电路中输出级在短路、低阻抗负载等过载条件下易发生功耗过高、器件退化甚至失效的问题，研究人员开展了一种紧凑型输出级限流架构研究。该架构采用输出晶体管的缩放副本与局部负反馈，实现对拉电流与灌电流的独立、精确限制，并将限流范围稳定在约9–12 mA。其研究成果为高可靠性应用（如汽车、航空航天电子）提供了一种紧凑、可扩展的确定性限流方案，具有重要的工程应用价值。

　　

在当今高度集成的微电子系统中，模拟和混合信号电路（如运算放大器、驱动器、缓冲器和参考电路）的输出级常常面临着严峻的可靠性挑战。当这些电路遭遇低阻抗负载、短路或其他过载情况时，巨大的负载电流会导致输出晶体管功耗激增，引发局部过热、电学特性退化，甚至永久性器件失效。这一问题在航空航天、汽车电子等高可靠性应用领域尤为突出，因为这些系统不仅要在极端的温度范围（例如-55°C到175°C）下稳定工作，还必须严格遵守严格的功耗和故障行为规范。然而，传统的、依赖于寄生电阻或保守器件尺寸设计的隐性限流方法，往往难以在复杂的工艺-电压-温度（Process-Voltage-Temperature, PVT）变化下提供确定性的、可预测的保护。因此，开发一种紧凑、精确且鲁棒性强的主动输出级限流架构，对于确保现代CMOS集成电路的长期可靠运行至关重要。近期发表在《Electronics》上的一项研究，正是为了回应这一核心需求。

为解决上述问题，研究者提出并验证了一种用于CMOS A/B类（Class-AB）输出级的、基于复制晶体管（replica）的双向输出电流限制架构。该研究的核心目标是实现一种不依赖于负载条件的、可主动精确钳位的限流机制，以在过载事件中为输出晶体管提供可靠保护，同时将对放大器正常模拟性能的影响降至最低。为此，研究人员将提出的限流电路集成到一个采用130 nm CMOS工艺的两级折叠共源共栅（folded-cascode）运算放大器中，并进行了全面的电路级仿真验证。

本研究主要采用了基于电路仿真的验证方法。具体技术路径包括：1）电路设计与集成：设计了一种包含两个准对称支路的限流电路，该电路利用输出晶体管（nMOS和pMOS）的缩放副本（M₁₀和M₁₉）与局部负反馈环路来感知和限制负载电流，并将其无缝集成到一个标准的两级运算放大器核心中。2）多维度性能评估：在130 nm CMOS工艺下，对集成了限流模块的运算放大器进行了一系列仿真分析，包括：a) 常规模拟性能（输入失调电压V_OS、单位增益带宽UGBW、相位裕度、增益裕度、输出噪声、静态电流）在集成限流模块前后的对比；b) 在不同电源电压（2 V和5 V）和极端温度（-55°C至175°C）下的限流特性测试；c) 工艺角（典型Typical、慢速Slow、快速Fast）仿真以评估PVT变化下的鲁棒性；d) 500点的蒙特卡洛（Monte Carlo）统计分析，以评估在器件失配下的限流值统计分布；e) 瞬态仿真，以观察限流功能激活时的动态行为。3）物理实现与后仿验证：完成了限流模块的版图设计，并进行了设计规则检查（DRC）、版图与原理图对照（LVS）以及寄生参数提取（PEX），通过后仿真验证了版图寄生效应对电路性能的影响。

研究结果

1. 1.
   常规性能保持：集成限流模块后，放大器的关键模拟性能指标（如相位裕度、单位增益带宽、增益裕度、输入失调电压V_OS、输出噪声）与集成前相比变化微小，表明限流功能的加入基本未影响放大器的正常模拟工作。
2. 2.
   有效的双向限流：在模拟严重过载（通过连接1 Ω电阻实现）的测试平台下，所提出的架构能有效地将原本可能高达数安培的负载电流限制在一个确定范围内。在2 V和5 V电源电压、-55°C至175°C的全温度范围内，nMOS下拉电流和pMOS上拉电流均被限制在约9 mA至12 mA的区间内，实现了有效的双向保护。
3. 3.
   PVT鲁棒性：工艺角仿真显示，在整个温度范围内，无论对于nMOS还是pMOS输出管，其限流值在典型（Typical）、慢速（Slow）、快速（Fast）工艺角下均表现出有界的、明确的变化趋势，证明了该架构对工艺和温度变化具有良好的鲁棒性。
4. 4.
   统计一致性与可靠性：蒙特卡洛分析结果表明，在25°C、2 V和5 V电源下，nMOS和pMOS的限流值均呈现近似高斯（Gaussian）分布，且为标准单峰分布。在±6σ（覆盖率达99.9999998%）的高可靠性准则下，限流值保持在可预测的范围内，其中pMOS器件的电流分布标准差（σ）通常小于nMOS，显示出更好的一致性。这符合高可靠性应用对统计性能的严格要求。
5. 5.
   稳定的动态响应：瞬态仿真波形显示，在放大器输出因外部条件与内部驱动命令冲突而触发限流机制时，输出电流在经历一个短暂的瞬态峰值后，能迅速稳定在一个有限的平台值，没有出现持续的振荡或不稳定现象，表明限流环路动态稳定。
6. 6.
   版图实现与后仿验证：版图后仿真（PEX）结果表明，考虑寄生效应后，限流电流值与原理图仿真结果相比偏差小于5%，最大绝对差异约为0.5 mA，且温度依赖性和电流对称性均得以保持，证明了物理实现的可行性。

研究结论与意义

本研究成功设计并验证了一种基于复制晶体管和局部负反馈的紧凑型CMOS输出级双向电流限制架构。该方案通过精确的反馈控制，能够在过载或短路事件中，独立地将输出级的拉电流和灌电流限制在一个预设的、确定性的范围内（约9–12 mA），且不依赖于负载阻抗。全面的仿真验证表明，该限流机制在广泛的电源电压（2 V, 5 V）和极端温度（-55°C 至 175°C）范围内均有效，对工艺变化和器件失配（通过蒙特卡洛分析证明）具有鲁棒性，并且对放大器原有的核心模拟性能影响极小。此外，成功的版图实现和后仿真结果进一步证实了该方案的可集成性和实用性。

这项研究的重要意义在于，它为高可靠性CMOS模拟与混合信号电路（特别是应用于汽车、航空航天等严苛环境的系统）提供了一种主动、精确且可扩展的输出级过流保护解决方案。与传统的被动或隐性限流方法相比，该架构提供了确定性的保护阈值和可预测的行为，有助于防止因过流导致的器件热损伤和系统失效，从而显著提升集成电路在恶劣工况下的长期可靠性和安全性。研究成果以《Replica-Based Bidirectional Output Current Limiting for High-Reliability CMOS Class AB Stages》为题，发表于《Electronics》期刊。