通过优化SiO2界面，在低热预算条件下稳定基于HZO的MFIS电容器中的负电容

《Applied Surface Science》：Stabilizing negative capacitance in HZO-based MFIS capacitors via SiO2 interface optimization under low thermal budget

铁电氧化铪锆（HZO）在低热预算（300℃）BEOL集成中需严格硅界面控制。比较湿化学氧化与干热氧化制备的1nm SiO?界面，干法氧化界面粗糙度更低（0.082nm vs 0.253nm），减少HZO氧空位（4.0% vs 7.0%），提升剩余极化（9.3μC/cm2）和开关比（190）。厚度增至2nm时，双井势能 flatten，使迟滞性记忆转为非迟滞性逻辑，瞬态测量证实负电容（NC）动态。

　　

李加宏|孙俊善|金泰雄|金志敏|宋章坤|李俊信

韩国京畿道水原市成均馆大学显示工程系，邮编16419

摘要

将铁电材料Hf_0.5Zr_0.5O₂（HZO）集成到与后端线（BEOL）兼容的堆栈中需要在较低的热预算下严格控制硅（Si）界面。我们比较了湿化学氧化和干热氧化方法，在300°C下对Pt/Ti/HZO/SiO₂/Si结构的金属-铁电-绝缘体-半导体（MFIS）电容器进行SiO₂界面层的形成。干氧化法制备的1纳米SiO₂层具有0.082纳米的均方根粗糙度，而湿氧化法的粗糙度为0.253纳米，这有助于更均匀的原子层沉积（ALD）生长，并将HZO中的氧空位从7.0%降低到4.0%。通过Ti/Pt顶部电极的约束，优化后的堆栈表现出强烈的铁电性，残余极化为9.3 μC cm^?2，通断比约为190。Landau–Khalatnikov分析表明，将SiO₂厚度增加到2纳米可以平滑双势阱，使器件从由瞬态负电容控制的滞后记忆状态转变为由稳定负电容行为控制的准非滞后逻辑状态。瞬态时域测量提供了负电容（NC）动态的直接实验证据，其特征是电压下降的同时电荷增加。这些结果为基于HZO的存储器及陡斜率器件的界面优化和电容匹配提供了实用指导。

引言

将铁电性集成到互补金属-氧化物-半导体（CMOS）技术中为下一代电子设备创造了新的机会，促进了超低功耗存储器和存储逻辑一体化的架构[1]、[2]、[3]。基于HfO₂的薄膜，特别是Hafnium-Zirconium Oxide（HZO），因其纳米尺度上的强铁电性和与后端线（BEOL）工艺的兼容性而成为这一领域的首选材料[4]、[5]。BEOL集成的一个关键要求是低热预算，通常限制在400°C以下[6]。然而，通过原子层沉积（ALD）在低至300°C的温度下实现超薄HZO薄膜（< 10 nm）的良好结晶铁电相是一个重大挑战，因为薄膜的性质对表面和界面效应非常敏感[7]、[8]。

对于铁电场效应晶体管（FeFET）和电容器应用，金属-铁电-绝缘体-半导体（MFIS）堆栈是基本的结构[9]。然而，ALD沉积的HZO层与硅基底之间的直接界面常常成为性能瓶颈[10]。该界面经常受到高密度界面陷阱（D_it）、低质量界面氧化物的无控制形成以及电荷注入问题的影响[11]、[12]。这些缺陷阻碍了在300°C低温退火过程中所需正交铁电相的稳定，导致存储窗口变窄、耐久性差和器件不可靠[13]、[14]。

引入高质量的超薄二氧化硅（SiO₂）界面层（IL）是钝化硅表面的标准解决方案[15]。这种IL提供了纯净、化学稳定的Si/SiO₂界面。然而，在MFIS堆栈中，SiO₂层不仅仅是一个被动缓冲层；它还充当了一个主动的静电组件[16]。其性质直接调节HZO薄膜内的退极化场，影响矫顽场（E_c）和铁电相的稳定性[17]。此外，该介电层的串联电容对于稳定铁电HZO的瞬态负电容（NC）区域至关重要[18]、[19]。精确调节这种电容匹配是实现陡斜率器件和增强电荷存储能力的关键[20]。

尽管需要IL是显而易见的，但在300°C热预算限制下对其性质的优化尚未得到充分研究[21]。氧化方法和精确的厚度控制（亚2纳米）在定义SiO₂ IL的质量中起着关键作用[22]。这些参数决定了界面固定电荷（Q_f）、层密度和化学计量比，进而影响低温结晶过程中上层HZO薄膜的内部场分布和晶体结构[23]、[24]。

本研究系统地研究了SiO₂ IL与在300°C下退火的Pt/Ti/HZO(6.5 nm)/SiO₂/n-Si MFIS电容器的铁电性能之间的加工-结构-性质关系。我们直接比较了通过硝酸基湿氧化和炉基干氧化形成的SiO₂中间层的器件。我们证明，定制这一关键界面是必要的，1纳米干氧化SiO₂层可以提高存储窗口和极化性能。此外，通过对优化器件的自由能分析，我们提供了NC稳定的直接证据。本研究为优化Si界面提供了明确的材料处理指南，为高性能、与BEOL兼容的基于HZO的存储器和逻辑器件铺平了道路。

实验部分

实验

金属-铁电-绝缘体-半导体电容器是在低电阻率n型硅（100）基底（<0.005 Ω?cm）上制造的。所有基底首先使用标准Radio Corporation of America（RCA）程序进行清洗，以去除表面污染物。

为了形成IL，清洗后的基底被分成两组：对于化学氧化组，基底被浸入加热至110–120°C的硝酸（HNO₃）溶液中，浸渍时间约为1分钟

结果与讨论

所制备器件的多层结构通过横截面透射电子显微镜（TEM）进行了表征和验证，如图2所示。高分辨率TEM（HR-TEM）显微图显示了铂顶部电极、钛粘附层、Hf_0.5Zr_0.5O₂铁电薄膜、二氧化硅界面层和非晶硅基底的顺序沉积。放大的插图进一步突出了这些组成层之间的明显界面

结论

总之，我们通过精心设计SiO₂ IL，建立了一条可靠的路径来优化与300°C低热预算兼容的HZO基MFIS电容器的铁电性能。比较分析表明，干热氧化过程优于湿化学氧化，生成的IL更致密、更光滑，有效抑制了氧空位的形成并促进了HZO的均匀结晶。因此，使用1纳米干氧化层的器件

CRediT作者贡献声明

李加宏：撰写 – 审稿与编辑，撰写 – 原稿，可视化，方法论，研究，数据管理，概念化。孙俊善：资源，方法论，研究。金泰雄：监督，软件，方法论，形式分析。金志敏：软件，资源。宋章坤：项目管理，资金获取。李俊信：可视化，监督，项目管理，资金获取。

利益冲突声明

作者声明他们没有已知的可能会影响本文报告工作的竞争性财务利益或个人关系。

致谢

本研究还得到了韩国贸易、工业与能源部（MOTIE）资助的技术创新计划（或工业战略技术发展计划）（RS-2023-00266568）的支持。该研究部分得到了韩国政府（MSIT）资助的信息与通信技术促进研究所（IITP）的资助，以及韩国政府（MOTIE）资助的韩国技术进步研究所（KIAT）的资助（N0001111，The Competency