氧等离子体预处理对4H-SiC上SiO2热氧化与可靠性的影响研究

《Advanced Materials Interfaces》：Impact of Oxygen Plasma Pre-Treatment on Thermal Oxidation and Reliability of SiO2 on 4H-SiC

为解决4H-SiC基功率电子器件中热氧化法制备SiO2介质层存在氧化速率低、热预算高，而沉积氧化物（如TEOS）又面临可靠性挑战的问题，研究人员开展了氧等离子体预处理对后续热氧化行为与电学性能影响的研究。结果表明，预处理可大幅提升氧化速率（高达84%），但以介质击穿强度降低（~18%）和界面过渡区拓宽为代价。该研究揭示了等离子体增强氧化技术在加速工艺与可靠性之间存在的权衡关系，为优化SiC基介质层工艺提供了关键见解。

　　

在追求更高效率、更小体积的现代电力电子世界中，一种名为碳化硅（Silicon Carbide, SiC）的半导体材料正脱颖而出。尤其是其4H晶型，凭借比传统硅（Si）材料宽近3倍的带隙、高得多的热导率和击穿电场强度，被誉为下一代功率器件的“理想芯材”。然而，一个关键的“拦路虎”一直阻碍着4H-SiC全部潜能的释放：在其表面生长高质量、高可靠的绝缘氧化层——二氧化硅（SiO₂）。这层薄薄的氧化层，特别是用于金属-氧化物-半导体（MOS）器件的栅氧，其质量直接决定了器件的性能和寿命。

与硅上近乎完美的SiO₂不同，在4H-SiC上生长优质氧化层面临诸多根本性挑战。热氧化法虽然能获得质量较好的氧化层，但其过程异常缓慢，需要极高的温度和很长的时间，这大大增加了制造成本和热预算。例如，在1150°C下，在Si面生长25纳米厚的氧化层就需要近6小时。反之，像原硅酸四乙酯（TEOS）化学气相沉积这样的快速沉积工艺，虽然速度快，但往往会在氧化物中引入更多缺陷，导致漏电增加、可靠性下降。如何在保证质量的前提下加速氧化过程，是学术界和工业界共同面临的难题。

这时，一种名为“等离子体处理”的技术进入了研究人员的视野。等离子体被称为物质的第四态，能产生高活性的离子和自由基。人们已知，直接用等离子体氧化（等离子体氧化）可以在较低温度下形成质量不错的薄氧化层。那么，能否将等离子体作为一种“预处理”手段，先对4H-SiC表面进行一番“活化改造”，然后再进行传统的热氧化，从而实现“鱼与熊掌兼得”——既加快氧化速度，又保证氧化层质量呢？这正是发表在《Advanced Materials Interfaces》上的这项研究旨在探索的核心问题。

为了系统回答上述问题，研究团队设计并制备了多组对比样品。核心样品包括：仅进行标准热氧化的样品（#1）、先进行氧等离子体预处理再进行相同条件热氧化的样品（#2）、以及作为沉积工艺参照的TEOS基氧化物样品（#3）。此外，还制备了仅进行等离子体预处理的样品（#2a）以单独研究预处理对表面的影响。所有热氧化样品最终都经过了标准的一氧化二氮（N₂O）退火以优化界面。在完整的金属-氧化物-半导体电容（MOS电容）器件制备完成后，研究从物理结构到电学性能展开了多层次、多维度的深入分析。

本研究综合运用了多种先进的材料表征与电学测试技术。在厚度与形貌表征方面，结合使用了表面轮廓仪（SP）、原子力显微镜（AFM）和高分辨率透射电子显微镜（HRTEM）来精确测量氧化层厚度并观察表面与界面形貌。在界面化学成分分析上，关键采用了扫描透射电子显微镜结合电子能量损失谱（STEM-EELS）技术，对SiO₂/4H-SiC界面区域的元素分布进行了纳米尺度的线扫描分析。电学性能评估是另一核心，通过电流-电压（I-V）测试分析了导电机制、势垒高度和击穿强度，并利用威布尔（Weibull）统计方法评估了击穿的可靠性与一致性；同时，通过电容-电压（C-V）和电导-电压（G-V）测量，采用电导法提取了关键的界面态密度（D_it）能级分布。

氧化层生长与物理结构

研究首先确认了氧等离子体预处理对氧化速率的巨大增强效应。在完全相同的热氧化条件下（1100°C，27小时），经过预处理的样品#2生长出了141.5纳米厚的氧化层，而未处理的样品#1仅为76.7纳米，增长率高达84%。通过系统调整等离子体参数发现，只有当射频功率和样品台激励功率达到一定阈值（如2 kW和300 W）时，这种显著的增强效果才会出现，表明需要足够的能量输入才能有效改性表面。

然而，这种生长加速并非没有代价。高分辨率透射电镜图像清晰显示，单纯等离子体处理的样品#2a表面形成了波纹状的非晶层，表明高能等离子体对4H-SiC晶格表层造成了损伤。在经过完整热氧化后的样品#2中，虽然损伤被部分修复，但其SiO₂/4H-SiC界面处存在一个平滑、渐变的过渡区，与样品#1尖锐的界面形成对比。电子能量损失谱分析定量揭示了这一过渡区的化学成分：样品#2的界面过渡区最宽（约9.01纳米），而样品#1和#3的则较窄（分别为7.2纳米和6.1纳米）。这表明等离子体预处理导致形成了一个更厚的硅氧碳（Si_xC_yO_z）过渡层。原子力显微镜测量也显示，预处理导致样品表面均方根粗糙度增加。

电学性能与可靠性

电学测试结果揭示了增强氧化与可靠性之间的明显权衡。对于所有氧化层厚度超过75纳米的样品，其漏电机制均由肖特基发射（Schottky Emission, SE）和普尔-弗兰克尔发射（Poole-Frenkel Emission, PF）共同主导，而非隧穿机制。从这些分析中提取的氧化物势垒高度（约2.7-3.0 eV）和陷阱势垒高度（约1.15-1.28 eV）与文献报道一致，其中陷阱能级可能与氧化层中的碳-碳对缺陷或氧空位有关。

最关键的发现体现在介质击穿强度上。尽管氧化速率大幅提升，但经过等离子体预处理的样品#2的平均击穿电场强度为7.03 MV/cm，比标准热氧化样品#1（8.3 MV/cm）降低了约18%。威布尔统计分析进一步强化了这一可靠性担忧。样品#2的威布尔斜率（β ≈ 13.4）明显低于样品#1（β = 18.5）和样品#3（β = 19.6），表明其击穿事件的统计分布更宽，器件间一致性更差，存在更多由缺陷导致的早期失效弱点。

一个有趣且看似矛盾的现象出现在界面态密度上。通过电容-电压和电导-电压测试提取的界面态密度分布显示，经过等离子体预处理的样品#2，其界面态密度低于标准热氧化样品#1，而与高质量的TEOS样品#3处于同一量级（约10¹¹cm^-2eV^-1），甚至在某些能量范围内更低。这说明等离子体预处理反而“改善”了SiO₂/SiC界面的电学质量，减少了界面处的电荷陷阱。然而，这种界面态的降低并未转化为更高的击穿强度。

综合讨论与机理阐释

研究人员对上述结果进行了深入讨论。氧化速率的大幅提升被归因于等离子体预处理对4H-SiC表面的深刻改性。高能氧离子/原子的轰击在表面注入了氧，并造成了晶格损伤和粗糙化，这可能暴露了不同的晶面并引入了大量缺陷通道。在后续热氧化过程中，这些“被破坏”的表面区域为氧的扩散和反应提供了更多路径，从而显著加速了氧化层生长，类似于一种“缺陷辅助扩散”机制。

然而，这种由损伤带来的“便利”也埋下了可靠性的隐患。更宽的界面过渡层（Si_xC_yO_z）和可能引入的体氧化层缺陷（如微结构无序、碳相关团簇）成为了电学上的薄弱环节。尽管界面处的陷阱态（D_it）减少了，但体氧化层内的缺陷主导了在高电场下的导电和最终击穿过程。威布尔斜率的降低正是氧化层内缺陷分布空间不均匀性的直接体现。因此，击穿强度更多取决于氧化层体内的本征质量，而不仅仅是界面态密度。表面粗糙度的增加虽然会加剧局部电场集中，但对本研究的样品而言，并非导致可靠性下降的主导因素。

研究结论与重要意义

本研究明确得出结论：氧等离子体预处理是4H-SiC上大幅加速热氧化生长的有效手段，增幅可达84%。这种加速源于等离子体对表面的改性，促进了氧的扩散。然而，这一工艺红利伴随着明确的代价：介质击穿强度显著降低（约18%），且击穿统计分布变宽，可靠性下降。尽管该工艺意外地降低了界面态密度，改善了界面电学特性，但体氧化层内引入的缺陷和形成的宽过渡层最终损害了介质的本征坚固性。

这项工作具有重要的科学与实践意义。它清晰揭示了在先进半导体工艺中“加速”与“可靠”之间往往存在的内在权衡。对于4H-SiC功率器件领域而言，研究结果表明，简单地采用氧等离子体预处理来提升热氧化效率并非完美的解决方案。未来的优化方向可能在于寻找更“温和”的等离子体条件（如功率、时间、模式），在获得适度加速的同时，最小化对衬底晶格的损伤；或者探索等离子体预处理与其他界面钝化技术的组合，以同时优化生长速率和可靠性。这项研究为理解和设计下一代高性能、高可靠SiC基栅介质集成工艺提供了关键的数据支撑和理论视角。