通过p型硅基底上的超薄氧化物解释载流子传导机制

《Micro and Nanostructures》：Interpretation of Carrier Conduction Mechanism Through Ultrathin Oxide on p-type Silicon Substrate

超薄氧化层在p型硅片上的形成及其导电机制研究。通过硝酸氧化（50°C，2-10分钟）优化获得1.5nm隧道氧化层，结合JV曲线、XPS厚度验证及Raman/PL光谱分析，揭示氧化时间影响缺陷类型（Si-OH、未饱和氧化物、氧氮化合物），导致不同偏置电压下直接隧穿、Fowler-Nordheim隧穿和Frenkel-Poole发射机制共存。缺陷形成与氧化时间相关，6分钟氧化层导电性最佳。

　　

Sakti Prasanna Muduli | Paresh Kale

印度奥里萨邦罗尔克拉国家技术学院电气工程系，邮编769008

摘要

将p型硅晶圆浸入50°C的HNO₃中2-10分钟后，在其表面形成了一层超薄氧化层。研究通过优化氧化时间至6分钟来制备隧道氧化物。通过直接隧穿、Fowler–Nordheim（FN）隧穿和Frenkel–Poole（FP）发射机制研究了导电性。在不同偏压下，通过优化后的氧化层的导电性表现出不同的机制。FP发射是由于在高偏压条件下能量过剩导致的陷阱辅助导电现象。拉曼光谱和光致发光光谱分析表明，少于6分钟的氧化会生成Si-OH缺陷和未饱和氧化，从而促进陷阱辅助的FP发射。长时间氧化（超过6分钟）会导致深能级缺陷的形成，如氧氮化物、BO和HBO，这些缺陷是由氧气攻击掺杂位点引起的。XPS光谱通过分析硅的氧化态证实了缺陷的存在，其厚度与JV曲线结果一致。此外，表面亲水性和元素组成也支持了这一结论。

引言

在晶体硅（c-Si）上形成超薄氧化层或隧道氧化层（约1.5纳米）是半导体行业的一项颠覆性发展[1]、[2]。这种隧道氧化层应用于多种半导体和光伏领域[1]、[2]。氧化层通过量子隧穿实现载流子传导[3]。由于二氧化硅的带隙较宽（约9电子伏特），经典导电机制无法解释载流子传输现象。因此，人们开发了多种隧穿机制来描述导电过程[4]、[5]、[6]。除了复杂的导电机制外，在硅晶圆上制备和表征超薄氧化层也是一项复杂任务[7]。导电性取决于氧化层的厚度、原子密度及其质量和均匀性。

商业化的隧道氧化物制备采用化学气相沉积（CVD）和原子层沉积（ALD）技术，但这些工艺复杂且成本高昂，需要昂贵的前驱体[8]。对于具有抗反射特性的纹理化光伏表面，CVD由于质量传输和反应动力学的复杂性，无法将氧化层厚度控制在超薄纳米范围内[9]。相比之下，ALD是沉积超薄氧化层的强大工具；然而，高昂的资本成本和相对较慢的沉积速率是其主要障碍[10]、[11]。此外，要在ALD中实现原子级精度通常需要极高纯度的前驱体和清洁的工艺环境，这会增加复杂性和运营成本[12]。溅射是沉积较厚（>10纳米）SiO₂的另一种方法[13]；但对于超薄SiO₂沉积，膜均匀性和非化学计量氧化层的形成是主要问题[15]。因此，还有其他成本效益更高的氧化技术可供选择，如热氧化、湿化学氧化和臭氧氧化[8]。

热氧化通过将硅晶圆暴露在高温（通常为800-1200°C）的氧气中来实现高质量、均匀的SiO₂的形成。然而，高温可能导致掺杂剂的不必要重新分布或扩散[16]、[17]，从而影响预期的掺杂分布和整体器件性能。由于热膨胀系数的差异，热氧化还会在SiO₂和Si基底之间产生应力[18]，导致器件寿命缩短[19]。臭氧氧化利用活性臭氧形成SiO₂隧道层，这种方法由于不使用苛刻的化学物质或高温，因此更加环保。然而，精确控制均匀的超薄氧化层的生长是一个主要限制[20]、[21]。虽然臭氧氧化避免了传统热氧化的高温要求，但生成和处理臭氧所需的设备增加了复杂性和初始投资成本[8]、[22]。

硝酸氧化硅（NAOS）是一种湿化学工艺，能够直接、高效且经济地形成薄（最高约10纳米）、致密且均匀的高质量氧化层[23]、[24]。NAOS作为一种极具竞争力的隧道氧化物沉积方法，主要因其质量、成本效益和工业可扩展性的平衡而脱颖而出。与高温热氧化不同，NAOS在显著较低的温度（25–130°C）下进行[25]。NAOS通过将硅基底浸入浓度为65–70%的HNO₃纳米颗粒溶液中来实现氧化层的形成[23]。

电流密度-电压（JV）研究对于分析超薄氧化层中的导电机制至关重要[26]。载流子导电性取决于氧化层厚度、温度、偏压和缺陷[26]。在经典导电机制中，电子需要跨越SiO₂的能隙（9电子伏特）才能导电，此时热能或高电场起到激发作用[27]。然而，量子隧穿机制解释了超薄氧化层中的温度独立导电现象[2]。关于硝酸氧化的报道文章主要关注在不同工艺条件（气相酸处理[24]、酸浓度[28]、氧化温度[29]和氧化后退火[29]）下的漏电流研究，这些研究通过构建金属-氧化物-半导体（MOS）系统来进行。Tong等人比较了HNO₃氧化与HNO₃ + H₂SO₄氧化对n型基底的影响，特别是n⁺多晶硅层沉积过程中的磷扩散，这可能导致针孔缺陷[30]。尽管有多篇论文报道了HNO₃氧化，但关于氧化过程中的缺陷形成机制（尤其是p型c-Si）以及导电机制（隧穿和发射）的讨论较少。

现有研究主要关注HNO₃浓度[24]、温度[24]和酸组成的变化[30]。Matsumoto等人报告了在80°C下使用68%的HNO₃浓度处理10分钟可形成1.1纳米厚的氧化层[23]。类似地，Baek等人在110°C下使用70%的HNO₃浓度处理5分钟获得了1.5纳米厚的氧化层[31]。Tong等人在60°C下以1:3的体积比向HNO₃中添加H₂SO₄，得到了1.4纳米厚的氧化层，这与纯HNO₃氧化（90°C下形成1.3纳米）的结果相差不大[30]。虽然HNO₃蒸气也能在300°C下形成氧化层，但反应速度较慢（仅形成0.7纳米的氧化层），并且需要额外的预防措施[32]。所有报道的研究都基于n型基底，关于硝酸氧化过程中产生的缺陷状态的描述较少。

本研究探讨了通过HNO₃氧化在p型硅基底上形成的超薄氧化层中的载流子导电机制，并优化了氧化时间以制备隧道氧化物。根据偏压和氧化时间的不同，通过氧化层的三种可能的导电机制包括直接隧穿、Fowler–Nordheim（FN）隧穿和Frenkel–Poole（FP）发射。主要目标是检测温度独立的直接隧穿和FN隧穿区域。JV曲线拟合用于估算氧化层的厚度。此外，研究还通过X射线光电子光谱（XPS）分析结果验证了JV曲线拟合得到的氧化层厚度。通过解释氧化过程中形成的缺陷，进一步证实了导电机制与特定偏压区域和氧化时间的关联。研究还强调了部分氧化阶段（对导电性的影响）、HNO₃氧化中可能存在的缺陷及其形成原因和机制。观察到的缺陷得到了拉曼光谱和光致发光（PL）光谱的支持。XPS分析揭示了硅的亚化学计量氧化状态，并支持了JV曲线拟合得到的厚度结果。氧化表面的组成和亲水性也证实了缺陷的形成。

实验部分

实验

实验使用了电阻率为（0.01-0.02）Ω·cm、厚度为（275 ± 25）μm的掺硼p型硅晶圆。通过RCA清洗去除了天然氧化层。将清洗后的晶圆浸入69%的HNO₃中，在50°C下处理2-10分钟以研究氧化时间的影响。整个氧化过程在黑暗环境中进行，以避免光照的影响。氧化后，晶圆用去离子水清洗并在100°C下干燥。实验步骤如下：

结果与讨论

本节讨论了氧化过程中的缺陷形成机制，并利用拉曼光谱和光致发光光谱识别了缺陷。由于部分氧化位点也被视为缺陷中心，因此描述了氧化过程，以说明氧原子的移动和饱和氧化层的形成。这些缺陷主要出现在掺硼的p型晶圆上。JV特性分析通过拟合数据来研究导电机制，考虑了MOS结构。

结论

将硅晶圆在50°C下用硝酸氧化2-10分钟可形成超薄氧化层。氧化6分钟后，J值与未氧化样品的水平相当。导电机制分析表明，根据氧化时间和偏压的不同，通过氧化层的导电方式有三种可能。JV曲线拟合将氧化硅晶圆的偏压区域分为直接隧穿、FN隧穿和FP发射三种情况。

作者贡献声明

Sakti Prasanna Muduli： 负责撰写初稿、验证方法、实施实验、进行正式分析、数据整理和概念构思。 Paresh Kale： 负责审稿和编辑、提供资源、项目管理、争取资金支持以及概念构思。

利益冲突

作者声明没有利益冲突。

数据可用性

本研究生成或分析的所有数据均包含在本手稿中。

利益冲突声明

作者声明没有已知的财务利益或个人关系可能影响本文的研究结果。