在第三象限开关条件下，4H-SiC MOSFET的沟道和体二极管导电特性 黄晓冰、 宋一辉、 钟启宇、 王志刚

《Micromachines》：Channel and Body-Diode Conduction Characteristics in 4H-SiC MOSFETs Under Third-Quadrant Switching Conditions Xiaobing Huang, Yihui Song, Chiyu Zhong and Zhigang Wang

　　摘要：本文从载流子传输的角度研究了碳化硅（SiC）MOSFET在第三象限的工作特性，重点关注两条平行导电路径之间的相互作用。通过实验表征和TCAD仿真，分析了在不同栅源偏压条件下PiN体二极管和MOS通道的导电行为。研究结果表明，体效应引起的阈值电压（Vth）降低使得即使在负栅压下也能实现通道导电。基于这一机制，本文开发了一种基于传输特性的方法来识别不同导电模式之间的栅压边界。同时，定量评估了负栅压对反向恢复参数（峰值电流Irr、电荷Qrr和时间trr）的影响。在单元格层面，分析了两条路径之间的电流共享现象，阐明了控制其重新分布的物理机制。

1. 引言
碳化硅（SiC）MOSFET因其低导通损耗、高开关速度和优异的高温性能而被广泛应用于各种领域[1,2,3]。在转换器操作中，这些器件在自由轮流期间会在第三象限导电，此时负载电流从源极流向漏极[4,5]。内置的体二极管提供了自然的自由轮流路径，使得第三象限的特性对于损耗估算、可靠电路设计以及潜在地消除外部肖特基势垒二极管以降低成本和提高功率密度至关重要。已知SiC MOSFET中的反向电流（ISD）通过两条平行路径流动：内在的PiN体二极管和MOS通道[6]。这两条路径具有根本不同的导电机制。MOS通道作为通过多数载流子导电的单极器件，而PiN体二极管则依赖于少数载流子的注入和存储实现双极导电[7]。由于这种区别，在适当的栅压下，MOS通道的电压降可以显著低于体二极管，从而使器件能够在同步整流模式下工作，从而大幅降低反向导电损耗[8]。
SiC MOSFET的第三象限特性引起了广泛的研究兴趣。一些研究已经识别出这两条导电路径，并定性地描述了它们的电流共享行为[9,10,11]。在此基础上，其他研究表明，由于体效应的作用，即使在零或适度负栅压下，MOS通道也可以保持部分活跃状态[12,13]。这种体效应引起的有效阈值电压（Vth,eff）降低产生了一个过渡导电区域，随着源极电压的增加，电流逐渐从PiN路径转移到通道路径[7]。通道长度、温度和器件结构（平面和沟槽）对第三象限特性的影响也已被探索[5,14,15]。
这种双路径导电现象影响了器件的静态特性和动态性能。反向恢复行为受到栅压的影响，通过电流共享作用：通道的参与减少了少数载流子注入到漂移区的数量，从而降低了反向恢复电荷（Qrr）和时间（trr）[7]。相反，当通道完全被抑制且所有电流都通过PiN路径流动时，少数载流子的存储作用会导致更明显的前向恢复现象。因此，理解栅压、电流分配和反向恢复参数之间的定量关系对于那些利用负栅压来增强抗噪声能力和降低开关损耗的应用尤为重要，因为关断电压直接影响第三象限的静态和动态特性。
本文从物理角度研究了SiC MOSFET的栅压依赖性第三象限行为。第2节描述了器件结构和实验方法。第3节展示了实验和TCAD仿真结果，分析了载流子传输机制、导电路径之间的相互作用以及负栅压对反向恢复动态的影响。第4节对本文进行了总结。

2. 器件结构和方法
4H-SiC MOSFET的实验装置和器件布局如图1所示，仿真中使用的关键单元格参数总结在表1中。根据这些设计参数，器件制造过程中4H-SiC外延层的载流子寿命被精确校准为1.2 μs，SiC/SiO2栅极堆栈的界面态密度通过工艺优化控制在约5 × 10^11 cm^-2·eV^-1。特别是，P阱区域通过三次离子注入形成，注入剂量分别为3 × 10^12、1 × 10^13和4 × 10^13 cm^-2，能量分别为80、270和540 keV，随后在1600 °C下进行退火处理。栅氧厚度在制造过程中控制在40 nm。采用自对准工艺制造SiC MOSFET。图1：(a) 实验测试装置；(b) 实验中使用的SiC MOSFET芯片布局。
表1. SiC MOSFET结构的关键参数。
图2展示了平面SiC MOSFET的结构以及第三象限操作中涉及的两条电流路径：内在的PiN路径和MOS通道路径。体二极管由P阱、N^-漂移区和N+衬底组成。当MOS通道完全关闭时，反向电流（ISD）主要通过PiN路径流动，导致少数载流子在N^-漂移区被注入和存储。在从反向导电状态过渡到正向阻断状态的过程中，对体二极管施加反向偏压，N^-漂移区中存储的载流子被迅速提取，产生反向恢复电流（Irr）峰值。该电流来源于N^-漂移区中存储电荷的动态释放。因此，反向电流ISD可以表示为：
(1)
其中IDC是体二极管的稳态正向电流，Qn(t)是N^-漂移区中存储的电子电荷。存储的电荷Qn(t)可以表示为：
(2)
其中Wdep是源极到漏极电压（VSD）下的耗尽宽度，W是N^-漂移区的厚度。载流子分布n(x, t)遵循指数分布：
(3)
其中pinj,NQS(t)是在非准静态（NQS）条件下P阱/N^-漂移结处注入的载流子浓度，L是与载流子寿命相关的扩散长度。为了考虑反向恢复过程中存储载流子的延迟释放，注入水平遵循：
(4)
其中pinj,NQS(t ? Δt)是前一个时间步长(t ? Δt)处的注入载流子浓度。方程(4)表明载流子释放过程受到载流子传输时间常数τNQS的限制。

图2. SiC MOSFET在第三象限的电流导电路径及其对应的测试电路。这两条导电路径在单元格中作为并行元件。总反向电流是通道电流和PiN二极管电流之和：
(5)
亚阈值区域内的通道电流Ich遵循指数依赖性：
(6)
其中n是亚阈值摆幅系数，VT是热电压，Vth(VSB)由下式给出：
(7)
PiN二极管电流遵循理想二极管方程：
(8)
电流分配因子α定义为通过PiN路径的电流比例：
(9)
该公式描述了随着VGS从负值增加到零，从纯PiN导电（α = 1，当通道完全被抑制时）到混合导电（0 < α < 1，当通道参与时）的连续过渡。例如，在VGS = ?5 V时，MOS通道完全被抑制，ISD几乎完全通过PiN路径流动（α = 1）。在VGS = 0 V时，部分通道导电导致MOS通道和PiN路径之间的电流共享（0 < α < 1）。因此，有效注入N^-漂移区的载流子可以表示为：
(10)
随着VGS从?5 V增加到0 V，α减小，减少了N^-漂移区中的存储电荷，从而降低了Qrr和trr。将(10)代入(2)和(3)，栅压依赖的Qrr可以表示为：
(11)
其中Qrr,PiN是所有电流都通过PiN路径时的Qrr（VGS = ?5 V）。这种线性比例关系提供了静态电流分配与动态反向恢复行为之间的定量联系。
这种栅压依赖的电流重新分配也解释了在SiC MOSFET中观察到的宽过渡导电区域。当VGS超过某个拐点时，在负偏压下VSD开始迅速减小，同时MOS通道逐渐形成。为了实验捕捉这种行为，引入了体二极管传输特性测量方法。该方法在VGS从负偏压扫描到正偏压的过程中施加恒定的反向电流ISD脉冲，如图2所示。仿真和测量结果在第3节中进行了展示和讨论。

3. 结果与讨论
3.1. 第三象限特性
如图3a所示，测量和仿真的第三象限特性与VGS定义的三种导电区域一致。在ISD = 100 mA时，处于二极管导电区域（VGS < ?5 V），MOS通道完全被抑制，ISD完全通过PiN体二极管流动，导致VSD较高且几乎恒定。随着VGS进入混合导电区域（?5 V < VGS < Vth），部分通道开始导电，VSD开始减小，因为通道分担了一部分反向电流。在MOS通道导电区域（VGS ≥ Vth），通道完全导通，VSD降至由通道电阻决定的低值。

3.2. 进一步验证
为了进一步验证这一行为，在ISD = 100 mA时，不同VGS下的第三象限特性进行了测量，如图3b所示。VGS = ?5 V和VGS = ?10 V时的曲线几乎重叠，表明在VGS = ?5 V时MOS通道已经完全被抑制。在这种情况下，ISD仅通过内在的PiN体二极管流动，这与之前的分析一致。
为了澄清内部电流分布，进行了第三象限操作的TCAD仿真。图4a的插图显示了在不同栅压下ISD = 100 mA时的电流密度分布：VGS = 0 V、?2 V和?5 V。图4展示了插图中标记的AA′（PiN路径）和BB′（MOS通道路径）线上的电流密度剖面。如图4a所示，PiN路径在所有偏压条件下都导电。相比之下，图4b揭示了MOS通道导电的栅压依赖性。在VGS = 0 V和?2 V时，BB′上的电流密度表明存在部分MOS通道导电。在VGS = ?5 V时，BB′上的电流消失，表明通道完全被抑制，ISD几乎完全通过PiN路径流动。这种栅压依赖的电流重新分配清楚地展示了第三象限操作过程中的导电路径重构。

图5a显示了不同结温下VGS = 0 V和?5 V时的第三象限特性仿真结果。对于给定的温度，VGS = 0 V的曲线比VGS = ?5 V的曲线具有更低的开启电压，因为部分通道导电提供了额外的并行路径。?5 V曲线的更陡峭斜率反映了纯PiN导电时N^-漂移区的强导电调制，而0 V曲线的较高差分电阻是由于通道路径中缺乏这种调制所致。随着温度的升高，两条曲线都向更低的VSD方向移动。尽管这种移动在I–V特性中看起来相似，但它源于两种不同的物理机制：?5 V情况下的内置电位的负温度系数（纯PiN），以及0 V情况下的阈值电压的负温度系数（混合导电）。

图5. (a) 不同结温下的第三象限特性；(b) SiC MOSFET在负和正VDS下的耗尽区域。图5b比较了VGS = 0 V时在负和正VDS下的仿真静电条件。当VDS为负值（第三象限）时，P阱/N^-漂移结处的耗尽区域收缩，暴露出通道。正向偏置的结提高了P型阱的电位，使得VSB变为负值。这种负的VSB通过体效应降低了阈值电压，如（5）中所描述的，从而使得通过MOS通道的ISD导通成为可能。这种体效应可以进一步动态增强。在持续的负VGS下，空穴在P型阱中积累，逐渐提高其电位，如图6b所示。这种瞬态行为可以用以下公式描述：
VP(t) = VP,ss + (VP,0 ? VP,ss)exp(?t/τtrap) （12）
其中VP0是初始的P型阱电位，VP,ss是稳态值，τP是空穴积累的时间常数。上升的VP降低了有效的源-体电压VSB,eff = VS ? VP(t)，进一步降低了Vth并随着时间的推移增加了通道电流。图6。（a）在负VGS下的界面陷阱填充过程：随着空穴被界面陷阱捕获，表面电位逐渐变化，阈值电压随时间降低。（b）P型阱中的空穴积累：在持续的负VGS下，P型阱中的空穴浓度增加，提高了P型阱的电位，进一步调节了体效应。相反，当VDS为正值时，耗尽区扩大并屏蔽了通道，抑制了导通。这种不对称的耗尽行为解释了为什么在第三象限操作时会发生通道导通，无论是由于静态反向偏置还是动态栅极应力，而在正向阻断状态下则保持阻断。这也阐明了为什么即使在VGS = 0 V时也存在MOS通道电流。

3.2. SiC MOSFET体二极管的反向恢复
尽管SiC MOSFET的Irr相对较小，但在高开关频率应用中变得越来越重要。因此，进一步研究了负VGS对体二极管反向恢复特性的影响。测试电路如图7b的插图所示。被测设备的VGS分别设置为VGS = 0 V和?5 V，VDC = 200 V。最初，顶部开关导通以建立电感电流。当电流达到所需值后，顶部开关关闭。随后当高端开关导通时，DUT的体二极管经历反向恢复，产生相反方向的反向电流。测量和模拟的Irr结果如图7所示。提取的Qrr和trr值总结在表2中。如图7所示，VGS = 0 V时的Irr小于VGS = ?5 V时的Irr。这种差异源于反向电流在MOS通道路径和PiN路径之间的重新分配。如前所述，在VGS = 0 V时，一部分反向电流通过MOS通道流动，而剩余部分通过PiN路径流动。由于通道路径仅涉及多数载流子的传输，不依赖于少数载流子的存储，反向恢复过程主要由快速的多数载流子提取组成，因此Qrr较小，trr较短。相比之下，在VGS = ?5 V时，MOS通道完全关闭，ISD完全通过PiN路径流动，依赖于少数载流子的注入和存储。随后存储的电荷被移除，导致Qrr较大，trr较长，Irr峰值较高。如表2所总结的，与VGS = ?5 V的情况相比，VGS = 0 V下的操作使Qrr减少了25%，trr减少了12%，证实了通道的参与有效地减少了少数载流子的存储并加速了反向恢复过程。这些结果与（9）中的电流分配模型一致。如（9）所示，两个并行导电路径之间的电流分配不仅依赖于栅极，还受到VSD的强烈调节。VGS = 0 V时的电流分配作为VSD的函数在图8中显示。随着VSD的增加，通道电流最初上升然后饱和。这种饱和是由于两个效应造成的：上升的P型阱电位降低了有效的栅极过驱动，以及扩展的JFET耗尽区增加了通道电阻。相比之下，PiN电流单调增加，因为P型阱/N?漂移结变得更加正向偏置，增强了少数载流子的注入和导电性调节。因此，在较高的VSD下，PiN路径逐渐占主导地位，反映了栅极控制的通道和结控制的 bipolar 路径之间的竞争。

3.3. 负栅极脉冲对第三象限反向导通的影响
基于图1中的测试设置，研究了负VGS对SiC MOSFET反向导通的影响。图9a,b展示了在VDS = ?3 V时，SiC MOSFET在第三象限反向导通的测量结果，其中包含五个VGS = ?5 V的脉冲（宽度为5 μs，占空比为50%）。随着温度的升高，负VGS脉冲引起的反向电流变化显著增加，漏极电流和漏极电压在更高温度下表现出更明显的变化。此外，图9c展示了在VDS = ?3 V时，SiC MOSFET的第三象限反向导通特性的模拟结果，其中包含五个VGS = ?5 V的脉冲（宽度为5 μs，占空比为50%）。模拟结果与实验测量结果一致，表明在较低温度下反向电流波动减小。图9. 不同温度下负VGS对SiC MOSFET反向导通的影响：（a）测量电流波形，（b）测量电压波形，（c）模拟电流密度波形。图10a展示了在VGS = 0 V时不同温度下的模拟载流子寿命分布，图10b进一步说明了沿BB′切割线提取的载流子寿命轮廓，该切割线对应于图10a中标记的MOS通道路径。这两个图表都表明载流子寿命随温度增加。在单元级别，这种现象源于温度引起的并行导通机制的调制。在VGS = 0 V时，体效应使通道处于亚阈值导通状态。在较高温度下，延长的少数载流子寿命和增强的注入效率增强了N?漂移区的载流子存储，导致在栅极脉冲期间PiN路径承载更大的瞬态电流。因此，较高温度显著增强了栅极脉冲对第三象限反向导通电流的调制效应，反映了明显的热依赖性。图10. （a）VGS = 0 V时的载流子寿命分布。（b）沿BB′线的载流子寿命轮廓。为了进一步解释栅极偏置对SiC MOSFET第三象限反向导通特性的影响，在保持恒定VDS = ?3 V的条件下施加连续的负栅极脉冲，同时改变脉冲宽度以改变脉冲频率。测量结果如图11a所示。插图显示了栅极脉冲的示意图，占空比为50%。结果表明，随着连续负栅极脉冲宽度的增加，漏极反向导通电流的稳态饱和值逐渐上升，显示出明显的脉冲宽度依赖性。这一观察表明，即使在恒定的栅极电压幅度下，栅极偏置的时间特性也可以显著调节器件的内部导通状态，从而影响第三象限的反向导通电流。图11. 不同宽度负VGS对SiC MOSFET反向导通的影响：（a）实验电流密度，（b）不同VGS下的模拟通道电流密度，（c）不同VGS下SiC MOSFET的栅极-源电压波形和测试电路图。图11b总结了在固定漏极偏压为?3 V下的测量结果，其中施加了不同宽度的负栅极脉冲。插图提供了采用的栅极脉冲配置的示意图。在脉冲幅度保持不变的情况下，随着负栅极脉冲宽度的增加，反向导通电流幅度逐渐上升，表明栅极脉冲的影响随着时间的推移而累积，这与图11a中观察到的电流变化幅度与栅极脉冲宽度的趋势一致。这种行为演变清楚地揭示了在脉冲栅极偏置下的瞬态载流子传输行为：随着负栅极脉冲持续时间的延长，界面陷阱的动态捕获和发射过程以及P型阱中空穴的逐渐积累完全发展，不断调节P型阱的电位和通道的导电能力[图6b]，从而改变了通道和PiN路径之间的电流分布。从器件物理学的角度来看，这种脉冲宽度依赖性源于通道对负VGS的瞬态响应。当施加负VGS时，空穴在P型阱和氧化物界面积累（如图6a所示），改变了表面电位和Vth,eff。这一过程受界面陷阱中的载流子捕获和发射的支配，引入了一个时间常数τtrap。导通瞬态期间的通道电流可以建模为：
(13)
其中Ich,ss是稳态通道电流。随着脉冲宽度的增加，通道电流接近Ich,ss，导致总反向电流的贡献增加，如图6b所示，其中模拟的通道电流密度随着脉冲宽度的增加而增加。此外，持续的负VGS还改变了P型阱的电位，如第2节所述。界面陷阱填充和P型阱电位演变的结合导致通道电流随脉冲宽度的增加而逐渐增加。因此，通道路径承载更多的电流，PiN路径承载的电流较少，总饱和电流上升，直到达到准稳态。总的来说，这些结果表明VGS能够同时启用器件的反向导通并调节其动态响应。图11c展示了在不同VGS下SiC MOSFET导通过程中的栅极-源电压波形。在模拟中，器件受到VGS为?5/15 V和0/15 V的影响，SiC材料掺杂有1.5 × 10^8 cm^-3的受主缺陷，氧化物层含有1.5 × 10^11 cm^-3的受主缺陷，SiC/SiO2界面含有1 × 10^10 cm^-2的受主缺陷。结果表明，当VGS设置为?5/15 V时，器件的导通速度明显慢于VGS设置为0/15 V时。这种差异主要是由于负栅极偏置下MOS通道的抑制作用增强，有效地减少了通道在导通阶段的电流传导能力。因此，电流主要通过PiN体二极管流动，其反向恢复时间较长，导电效率较低，导致导通延迟较长。此外，?5/15 V下的负VGS导致Miller平台时间延长。较长的Miller平台与负栅极偏置下P型阱中空穴的积累有关（图6），这增加了P型阱的电位，延迟了从反向导通到完全通道导通的过渡。这种效应因SiC/SiO2界面处载流子的捕获而加剧，减慢了整体开关动态。因此，负栅极电压由于PiN导电路径占主导地位和载流子捕获效应的延长而导致开关速度变慢。

4. 结论
系统研究了4H-SiC MOSFET在第三象限操作中MOS通道和PiN体二极管之间的并行导电行为。从载流子传输的角度来看，发现在负栅极偏置下P型阱中的空穴积累提高了P型阱的电位，这是即使在栅极电压为负值时部分通道导通仍然持续存在的关键原因。电流共享路径和两种导电路径之间的动态转换机制被证明受到栅极电压的调节。本研究通过结合实验表征和TCAD模拟，验证了栅极-源偏置对静态导电特性和反向恢复动态的显著调制效应。此外，研究还阐明了负栅极电压脉冲、温度以及脉冲宽度对反向导通行为的影响，建立了载流子存储效应与反向恢复特性之间的物理联系。这些发现加深了人们对SiC MOSFET在第三象限工作原理的理解，并为高频功率转换器中的栅极驱动设计提供了理论依据，这对于提高SiC功率器件在高功率和高频应用中的可靠性和性能具有重要意义。