《Micro and Nanostructures》：Bridging quantum physics and circuit design: A dynamic master equation model for silicon single-electron transistors
编辑推荐：
开发高能效的存内传感与计算系统对于克服传统冯·诺依曼架构（von Neumann architectures）的局限性至关重要。基于硅的单电子晶体管（SETs）因其超低功耗运行、固有的记忆行为以及对单电子电荷的敏感性，提供了一条充满希望的技术路径。然而，设计实
开发高能效的存内传感与计算系统对于克服传统冯·诺依曼架构（von Neumann architectures）的局限性至关重要。基于硅的单电子晶体管（SETs）因其超低功耗运行、固有的记忆行为以及对单电子电荷的敏感性，提供了一条充满希望的技术路径。然而，设计实用的基于 SET 的电路需要准确且计算高效的仿真工具，以弥合量子器件物理与大规模系统集成之间的差距。本研究提出了一种用于纳米级硅 SET 的动态主方程模型，该模型在物理精度与仿真速度之间实现了卓越的平衡。该模型利用温策尔 - 克拉默斯 - 布里渊（Wentzel–Kramers–Brillouin, WKB）近似来处理真实的势垒形状，从而纳入了包括自旋简并和电压依赖隧穿在内的基本量子效应。经实验数据验证，该模型能够准确复现关键器件特性，如库仑振荡、负微分电导以及室温下的热展宽效应。该框架支持混合 SET/互补金属氧化物半导体（CMOS）电路的高效仿真，为下一代嵌入式传感、存储及神经形态计算系统的设计提供了实用工具。与现有的 SET 模型不同，所提出的框架独特地在单一计算高效公式中结合了自适应状态空间缩减、自旋依赖输运和电压依赖隧穿。该模型的高效性源于自适应性状态空间方法和解析 WKB 表达式，这将每个偏置点的计算复杂度最小化为少量恒定操作数，使其非常适用于大规模电路仿真。这项工作推动了 SET 技术在实际低功耗电子应用中的实施。
**研究背景与意义**
当前，基于冯·诺依曼架构的传统计算系统在性能与能效方面正日益受到所谓“存储墙”问题的制约，这一根本性瓶颈源于数据在物理上分离的处理单元与存储单元之间持续不断的传输。为突破此限制，学术界正朝着存内计算与传感的范式转变，旨在构建 inherently 更快且更节能的系统。这种思路借鉴了人脑机制，将传感、记忆与计算无缝集成。纳米技术的进步为开发能够模拟这些神经功能的器件释放了巨大潜力，使其能够模仿神经元感知、保留和处理信息的方式。在此背景下，基于硅的单电子晶体管（SET）成为极具潜力的候选器件。得益于库仑阻塞原理，SET 的电导对其局部静电环境极度敏感，使其成为理想的静电计，能够在单电子水平上实现集成的高保真电荷传感。此外，限制在 SET 量子点内的离散电子数量可作为准非易失性电荷态，确立了其作为下一代存储元件的地位。对于神经形态计算而言，SET 丰富的非线性输运特性，特别是负微分电导（NDC）现象，可直接被利用来构建紧凑、低功耗的振荡器和类神经元电路。 sensing、memory 和 computation 能力的融合，加之其超低功耗运行的固有潜力，使 SET 成为构建高密度、高能效存内系统的关键基石。
然而，将单个 SET 的潜力转化为用于存内应用的大规模功能电路面临着严峻挑战。此类复杂系统的设计与验证 critically 依赖于适用于电路仿真器的准确且计算高效的器件模型。当前的分析方法迫使研究人员在物理保真度与性能之间做出不可避免的权衡：部分模型虽计算速度快但简化了关键量子现象，无法捕捉对神经形态功能至关重要的 NDC；而物理严谨的模型虽能提供精确解，其计算复杂性却使其难以用于模拟现代存内架构特征的大规模器件阵列。因此，领域内亟需一种既能结合计算架构的高效性，又能保持物理精确度，同时适应真实器件结构的模型。本研究发表在《Micro and Nanostructures》期刊上，旨在填补这一空白，通过提出一种新型框架，解决长期存在的物理精度与计算效率之间的矛盾，加速基于 SET 架构在高保真存内传感与计算领域的探索。
**关键技术方法**
研究人员开发了一种基于主方程形式体系的动态模型，该体系为描述电子输运提供了概率框架。研究采用了正统理论原则，将隧穿视为由系统自由能变化控制的一系列离散事件，并在弱耦合机制下利用费米黄金定则处理隧穿结。核心技术创新包括：引入自适应性主方程求解器，通过自适应状态空间缩减维持量子输运的完整物理严谨性；明确纳入自旋简并以准确描述状态占据动力学；以及基于 WKB 近似的电压依赖隧穿模型，用于真实模拟偏压下三角形和梯形隧穿势垒的透明度的变化。验证过程中，研究人员模拟了代表性 5 纳米硅 SET 在室温（T = 298 K）下的电流 - 电压（I-V）特性，并将结果与既有模型及实验数据进行了对比。该模型不局限于特定器件几何结构，可适配平面结构、FinFET 基 SET 及垂直纳米线基 SET 等多种实现方式。
**研究结果分析**
**动态主方程模型的构建与验证**
研究人员通过模拟室温下 5 纳米硅 SET 的 I-V 特性验证了模型的有效性。结果表明，该模型能够准确复现库仑振荡现象，这是单电子器件的典型特征。同时，模型成功捕捉到了负微分电导（NDC）效应，证明了其在描述非线性输运特性方面的准确性，这对于神经形态电路设计至关重要。此外，模型还精确反映了室温下的热展宽效应，显示了其在不同温度条件下的鲁棒性。通过与实验数据的对比，证实了该模型在物理精度上优于传统的简化解析模型，同时在计算速度上远超那些追求 exact 解但计算昂贵的 rigorous 模型。
**自适应状态空间与计算效率**
研究结果显示，所提出的自适应性状态空间方法显著降低了计算复杂度。通过将每个偏置点的操作数最小化为常数级别，该模型实现了极高的仿真效率。这使得该框架能够胜任大规模混合 SET/CMOS 电路的仿真任务，解决了以往模型难以扩展到大型阵列的问题。这种效率提升并未以牺牲物理细节为代价，模型依然保留了自旋依赖输运和电压依赖势垒调制等关键量子效应。
**通用性与适用性**
研究进一步表明，该建模框架具有技术无关性。虽然本研究以硅量子点为例，但模型同样适用于其他 SET 实现形式。通过调整有效电容、量子限制能和隧穿势垒参数等输入量，同一理论框架即可适应不同的制造工艺和器件几何结构，无需修改底层方程。这为多种技术路线下的 SET 器件设计与优化提供了统一的工具。
**结论与讨论**
本研究开发并验证了一种用于硅 SET 的综合解析模型，有效地弥合了物理精度与计算效率之间长期存在的鸿沟。该框架为下一代存内传感与计算电路的预测性设计提供了急需的工具，克服了现有高计算强度精确解模型和过度简化解析方法的局限性。模型的主要贡献在于 uniquely 结合了自适应状态空间缩减、自旋依赖输运和电压依赖隧穿，形成了一个统一且计算高效的公式。通过利用自适应性状态空间方法和解析 WKB 表达式，模型在保证物理严谨性的同时，将计算复杂度降至最低，使其成为大规模电路仿真的理想选择。这项工作不仅推进了 SET 技术在现实世界低功耗电子应用中的实施，也为探索基于 SET 的高保真存内架构加速了进程。研究人员指出，该模型为设计兼具模拟处理能力和高精度传感功能的未来混合系统奠定了坚实基础，具有重要的学术价值和应用前景。
