硬件安全与不完整的网表：通过结构推理洞察木马检测机制

《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》：Hardware Security Meets Incomplete Netlists: Insights Into Trojan Detection via Structural Reasoning

　　

摘要：

为了更好地利用各国的成果并降低成本，集成电路（IC）的设计和制造过程基于全球供应链模型，高度依赖不可信的第三方，如知识产权（IP）核心、电子设计自动化（EDA）工具和员工。这种全球化模式为硬件木马（HTs）的繁荣创造了许多机会。然而，现有的对策都是在某些假设下实现的，例如在完整的网表中找到HTs。在实际的工业场景中，网表可能是通过逆向工程获得的，而逆向工程存在固有的局限性，包括成像分辨率和互连识别不准确的问题，这使得几乎不可能获得完整的网表来检测是否存在HTs。显然，研究如何从不完整的网表中找到HTs应该是IC安全研究领域一个合理、重要且实际的问题。解决这个问题面临重大挑战。本文首次提出了在不完整网表中检测HTs的问题，并提出了一种名为HTINS的有效方法，该方法可以推断并完成不完整的电路结构，并利用完成的信息进行HTs检测。该方法利用图变分自编码器（GraphVAE）重建不完整的网表组件，并对重建后的组件进行电路可行性验证。然后从完成的电路中提取局部特征，并通过图神经网络（GNN）进行分类。在实验中，随机移除网表中的组件，设置缺失比例为1%、5%和10%的网表，并在这些条件下评估HTs检测的性能。实验结果表明，所提出的方法可以有效重建不完整的网表，并显著提高HTs检测的性能。

引言

集成电路（ICs）是信息物理系统（CPS）的核心，推动了智能制造[1]、自动驾驶[2]和虚拟现实[3]等前沿领域的发展。随着IC规模的扩大，电路设计和开发周期显著延长，设计和生产成本持续上升。同时，上市时间的紧迫性日益突出。为了提高效率并缩短开发周期，IC的设计和制造过程严重依赖于第三方知识产权（IP）核心和电子设计自动化（EDA）工具[4]、[5]。然而，引入这些第三方资源和工具带来了潜在的安全风险。供应链中的漏洞可能被利用来植入恶意电路——硬件木马（HTs）到第三方IP核心中，或者使用不安全的设计工具发起木马攻击，这些威胁可以在设计和制造阶段插入，如图1(a)所示。图1.

(a) IC设计和制造中的安全威胁。(b) 逆向工程产生的不完整网表的挑战。