极化增强压电碲-硒(TexSe1–x)薄膜用于记忆开关与人工突触功能的研究

《Advanced Science》：Polarization-Enabled Piezoelectric Tellurium–Selenium (TexSe1–x) Thin Films for Memory Switching and Artificial Synaptic Functions

　　

摘要：具有压电性与极化调控机电响应的二维材料为非易失性存储器及神经形态计算等多功能电子器件提供了理想平台。本研究探讨了采用低温物理气相沉积(cryogenic PVD)生长的TexSe1–x薄膜——一种具可调带隙与增强非中心对称性的碲基化合物——及其极化相关的机电特性。10 nm厚Te0.9Se0.1薄膜表现出可切换的机电响应，面外压电系数d33达33 pm/V，且在大气环境下具稳定压电响应。引入10 at.%硒(Se)可增强极化行为与畴响应，同时保持TexSe1–x薄膜结晶质量。基于Te0.9Se0.1的记忆器件在±20 V编程/擦除脉冲下(读取漏电压Vd=1 V)，高低阻态比(HRS/LRS)超过102，数据保持时间超过2000 s，可开关循环达1000次。此外，该器件展现出突触可塑性，在低能耗下实现92%的图像识别准确率，表明其在神经形态应用中的潜力。上述结果表明TexSe1–x薄膜作为极化增强压电半导体体系，在未来低功耗存储器与计算应用中具重要前景。

论文解读：极化增强压电TexSe1–x薄膜用于记忆开关与人工突触功能的研究

研究背景与意义

铁电（Ferroelectric）材料因具自发极化与机电耦合特性，被广泛探索用于非易失性存储器与神经形态电子学。目前互补金属氧化物半导体（CMOS, Complementary Metal-Oxide-Semiconductor）兼容的铪基氧化物（HfO₂基）介电堆虽受关注，但面临超薄尺度下相稳定性差与集成限制等挑战。二维（2D）范德华（vdW, van der Waals）铁电半导体在单层极限仍保持极化功能且易与硅工艺兼容，其中n型材料（如α-In₂Se₃、CuInP₂S₆(CIPS)）研究较多，而具面外自发极化与足够空穴迁移率的p型二维铁电半导体却极为匮乏。单质碲（Te）具螺旋链结构、p型输运及本征压电性，但水热法合成难以大面积晶圆级集成。低温物理气相沉积（cryogenic PVD）可规模化成膜，但纯Te多晶薄膜极化信号弱。为此，研究人员通过在Te晶格中掺入硒（Se）构建Te_xSe_1–x固溶体，利用Se原子引入局部结构无序以增强非中心对称性，在低温PVD工艺下获得具增强压电响应与极化切换能力的p型薄膜，并验证其忆阻与人工突触功能。该工作发表于《Advanced Science》。

主要关键技术方法

研究人员通过球磨混粉与压锭烧结制备不同配比Te_xSe_1–x（x=0.9, 0.7, 0.5）靶材；采用低温热蒸发PVD于-80°C在SiO₂/Si或ZrO₂/Al₂O₃/ZrO₂(ZAZ)/TiN/Si衬底沉积连续薄膜，随后0°C结晶1 h，再通过光刻与热蒸发生长Au源漏电极制备背栅场效应晶体管（FET）与金属-半导体-金属（MSM）电容器。材料表征使用X射线衍射（XRD）、扫描透射电子显微镜（STEM）及能谱（EDS）、电子背散射衍射（EBSD）、拉曼光谱（Raman）、扩展X射线吸收精细结构（EXAFS, Extended X-ray Absorption Fine Structure）。压电性能通过垂直模式压电力显微镜（PFM, Piezoresponse Force Microscopy）包括关场（off-field）振幅-电压蝴蝶回线、相位-电压滞回线与域写入/读取测试，提取有效面外压电系数d₃₃。电学测试使用半导体参数分析仪进行转移特性（I_d–V_g）迟滞测量、脉冲编程/擦除保持与耐久测试、正向向上/负向向下（PUND, Positive-Up Negative-Down）极化-电场（P–E）测量。突触行为通过连续±10 V/10 μs脉冲诱导长时程增强（LTP, Long-Term Potentiation）/长时程抑制（LTD, Long-Term Depression），并映射至人工神经网络（ANN, Artificial Neural Network）对MNIST手写数字集进行识别仿真。

研究结果

2.1 Crystal Structures and Materials Characterizations of Te_xSe_1–xThin Films

研究人员通过XRD确认Te_xSe_1–x薄膜保留三方相Te特征峰（(100)、(101)、(110)、(111)），随Se含量增加晶面间距减小（Se原子半径小于Te）。STEM显示Te_0.9Se_0.1沿(001)带轴晶格间距0.37 nm与XRD吻合；EDS证实薄膜中Te:Se≈89.9:10.1且无组分偏析。拉曼光谱中纯Te的A¹模随Se掺杂消失，E²模蓝移并出现~175 cm^?1的Te─Se振动模，表明Se取代Te晶格位点增大了非中心对称性；4英寸晶圆多点拉曼证明薄膜均匀性。EXAFS显示Te_0.9Se_0.1中Te─Se键长介于纯Te─Te与Se─Se之间，证实Se引入局域结构无序与键长随机化，利于自发极化。EBSD与截面EDS确认其为固溶体且无Spinodal分解，低温抑制长程扩散。

2.2 PFM Analysis of Piezoelectric Property

研究人员对Te_xSe_1–x薄膜进行垂直PFM测试。Te_0.9Se_0.1呈现清晰可切换的关场振幅-电压蝴蝶回线与相位-电压滞回环，-80°C沉积样品因晶粒最大、晶界最少而响应最强；Se过量(x=0.7)因结晶度下降致回线畸变。从PFM振幅随交流驱动电压(V_AC)线性区斜率提取有效面外压电系数d₃₃：纯Te为18 pm/V，Te_0.9Se_0.1提升至33 pm/V。PFM域成像显示施加±5 V直流偏置(V_DC)可翻转压电畴，撤除偏置后域衬度保留超20分钟，表明本征压电行为而非瞬态静电 artifact。MSM电容器的PUND测试给出剩余极化P_r⁺=0.086 μC/cm²、P_r^?=?0.068 μC/cm²，电流-电场(I–E)呈滞回，佐证极化可切换性。

2.3 Hysteresis Loop and Assessments of Memory Behaviors

背栅FET转移曲线显示Te_0.9Se_0.1具p型输运与顺时针I_d–V_g迟滞，源于极化翻转引起的界面空穴积累(LRS, 负栅偏置极化)或耗尽(HRS, 正栅偏置极化)。-80°C沉积、厚度10 nm的Te_0.9Se_0.1具最佳开关比与最小漏电流。脉冲±20 V/10 ms（ZAZ介质±2 V）编程/擦除下HRS/LRS>10²，保持>2000 s，耐受达1000次循环（前400次HRS/LRS>10²，700次附近降至~10²，1000次降至~10因金电极扩散导致通道电阻降低使HRS减小）。20个器件统计证明均匀性良好。ZAZ高κ介质使操作电压降至±2 V且保持明显记忆窗口(~50)，展示电压微缩潜力。

2.4 Evaluation of Synaptic Neural Behaviors and Energy Consumption

研究人员以连续?10 V(增强)与+10 V(抑制)10 μs脉冲模拟LTP/LTD，Te_0.9Se_0.1FET展现线性对称电导调制（非线性因子1.2/?0.17）与5周期重复性。将其LTP/LTD特性映射至三层ANN对MNIST数据集训练100轮次，识别准确率达92%（接近理想软件基线93%）。计算单脉冲能耗E=?C_gV_g²+I_dV_dt_w约6.8×10^?12J，属p型二维铁电材料中较低水平。

讨论与结论翻译

研究人员得出结论：低温沉积的10 nm Te_0.9Se_0.1薄膜具可切换机电响应与压电行为，保留Te三角晶系同时因Se掺杂增强非中心对称性（Raman与EXAFS证实）。PFM测得d₃₃=33 pm/V并观察到压电滞回。Te_0.9Se_0.1基存储器具准非易失电阻调制、>10³次耐久与>2×10³s保持。突触响应仿真获92%图像识别率及低能耗操作。该工作拓展了Te─Se基p型薄膜压电学并为实现下一代非易失性存储器与神经形态电子系统提供了可行起点。