一种全CMOS结构的脉冲式LIF神经元实现方案，用于在忆阻器上优化STDP（Spike-Timing Dependent Plasticity）学习过程

《Scientific Reports》：A fully-CMOS spiking LIF neuron implementation for optimized STDP learning on memristor

　　

摘要

对快速且节能计算日益增长的需求推动了受生物神经系统启发的神经形态硬件的发展。作为第三代神经网络，脉冲神经网络（SNNs）提供了一种基于事件驱动的高度并行计算范式，非常适合这类应用。在硬件SNNs中，一个关键挑战是在保持最小电路复杂性和能耗开销的同时，高效实现突触学习机制，特别是时序依赖性可塑性（STDP）。在这项工作中，我们提出了一种全CMOS结构的漏电积分-放电（LIF）神经元，当与模拟式忆阻器突触连接时，能够实现类似STDP的局部片上学习。该神经元产生的双极输出脉冲包含正负电压，无需复杂的外围电路或显式的时序存储元件即可直接调节忆阻器的导电性。该神经元有两种不同的工作模式：训练模式产生双极脉冲以支持突触更新；推理模式则生成单极脉冲，并关闭非必要电路以降低功耗。为了验证所提出的设计，我们使用65纳米CMOS技术实现了一个包含“胜者通吃”（WTA）机制的15×4脉冲神经网络概念验证模型，并通过电路级仿真进行了评估。实验结果表明，该模型能够正确实现局部突触适应、在工艺变化下保持神经元稳定运行，并在训练和推理过程中成功完成模式关联。该网络处理每个训练模式的时间小于0.6毫秒，推理时间小于0.32毫秒。