《一种19 dBm、110–142 GHz CMOS功率放大器：基于器件中心的功率提升技术及双耦合槽线合成器》一文的勘误表

《IEEE Journal of Solid-State Circuits》：Errata to “A 19-dBm 110–142-GHz CMOS Power Amplifier With Device-Centric Power Boosting and Dual-Coupled Slotline Combiner”

　　

摘要：

在上述文章[1]中（该文章是对[2]的扩展版本），作者想要澄清：在测量过程中，所有三个阶段都施加了VDD?=2.6 V的漏极供电电压。此外，在不同PCB板上焊接的多个芯片样本进行的测量表明，在110–116 GHz频率范围内，某些情况下增益超过了3-dB的阈值。为了确保对带宽的定义更加一致和保守，作者建议将报告的3-dB带宽修正为26.5 GHz（116.3–142.8 GHz），并在表II中将其小信号增益修正为14.9 dB。相应地，性能指标FoMA、FoMB和FoMC将分别更新为17.52、10.65和29.56。

在上述文章[1]（该文章是对[2]的扩展版本）中，作者想要澄清：在测量过程中，所有三个阶段都施加了VDD?=2.6 V的漏极供电电压。此外，在不同PCB板上焊接的多个芯片样本进行的测量表明，在110–116 GHz频率范围内，某些情况下增益超过了3-dB的阈值。为了确保对带宽的定义更加一致和保守，作者建议将报告的3-dB带宽修正为26.5 GHz（116.3–142.8 GHz），并在表II中将其小信号增益修正为14.9 dB。相应地，性能指标FoM_A、FoM_B和FoM_C将分别更新为17.52、10.65和29.56。

在图13(d)中，正确的标题应该是“与θst4

相对应。”

此外，图24应替换为修正后的版本，即图E1。

图E1。

（左）不同频率下8-PSK到1024-QAM的测量星座图，以及（右）130 GHz时不同调制阶数的频谱。

显示全部