面向星载系统的基于FPGA的自适应数字波束形成：与MVDR对比的神经网络方法

《Digital Signal Processing》：FPGA-Based Adaptive Digital Beamforming for Spaceborne Systems: A Neural Network-Based Approach Compared with MVDR

　　

神经网络正在通过为传统波束形成算法（如最小方差无失真响应（MVDR））提供高能效替代方案而变革星载通信系统。本文提出了一种基于神经网络的数字波束形成（NN-DBF）系统，并对相控阵系统自适应数字波束形成中两种方法的现场可编程门阵列（FPGA）实现进行了比较分析。实验结果表明，神经网络不仅能够达到与MVDR相当的波束形成性能，而且还能显著降低功耗、计算复杂度和执行时间。这些结果表明，神经网络有望成为下一代卫星通信中一种稳健的解决方案。

本文发表于《Digital Signal Processing》，围绕星载相控阵系统中的自适应数字波束形成（Digital Beamforming, DBF）问题，系统比较了传统最小方差无失真响应（Minimum Variance Distortionless Response, MVDR）算法与基于前馈神经网络的波束形成方案在现场可编程门阵列（Field-Programmable Gate Array, FPGA）上的实现效果。研究背景在于，随着卫星通信系统对高灵活性、高增益、低功耗和实时重构能力的需求持续提升，传统依赖模拟链路的天线波束控制方式已难以满足复杂空间任务需求。数字波束形成凭借数字信号处理（Digital Signal Processing, DSP）能力，可对阵列辐射方向图进行自适应调节，因而成为星载通信与空间合成孔径雷达等系统中的关键技术。然而，经典自适应波束形成算法虽然在干扰抑制和信干噪比优化方面表现优良，却普遍存在矩阵运算复杂、硬件资源占用大、时延高和功耗偏高等问题，尤其在星载平台这种对算力、能耗和器件资源极为敏感的应用场景下，这些不足更加突出。因此，研究人员开展本项工作，旨在探索神经网络是否能够在保持接近最优波束形成性能的前提下，替代传统MVDR求解流程，从而提升FPGA部署的效率与可扩展性。

研究人员提出了一种神经网络数字波束形成（NN-DBF）架构，将阵列空间相关矩阵第一行作为神经网络输入，以MVDR算法生成的理想权值作为监督学习目标，训练轻量化全连接前馈神经网络（Feedforward Neural Network, FFNN），并将该模型部署到FPGA上进行实时推理。论文的核心结论是：在4、8、16阵元配置下，神经网络方法能够较好逼近MVDR解，主瓣指向、干扰陷波和整体波束图与MVDR高度一致，平均信干噪比（Signal-to-Interference-plus-Noise Ratio, SINR）差异较小；同时，该方法在硬件实现上显著降低了查找表、数字信号处理单元（DSP）占用、乘法运算数量、总体时延和功耗。对于16阵元情形，FFNN方案相较MVDR在总时延、功耗和资源占用方面均体现出明显优势，显示出其在下一代星载通信系统中的应用潜力。该研究的重要意义在于，它并非仅从算法精度角度讨论神经网络波束形成，而是将模型结构、输入降维、定点实现与FPGA硬件约束协同考虑，为面向空间平台的实时、低功耗智能波束形成提供了可验证的工程路径。

就关键技术方法而言，研究主要采用四类手段。其一，构建基于均匀线阵（Uniform Linear Array, ULA）的合成数据集，所用数据并非来源于外部样本队列，而是通过MATLAB合成生成，包含期望信号、单频干扰、热噪声以及不同到达角条件；期望信号为线性调频（Linear Frequency Modulation, LFM）波形，SNR与INR均设为20 dB。其二，以空间相关矩阵第一行替代原始采样序列作为网络输入，实现输入维度压缩，并保留空间统计信息。其三，采用监督学习训练FFNN，在PyTorch中完成网络结构搜索与超参数优化，使用Adam优化器、ReLU激活函数、五折交叉验证及学习率调度。其四，使用VHDL在Xilinx Kintex UltraScale XCKU085 FPGA上实现相关矩阵估计、神经网络推理和权值缩放三阶段流水架构，并与既有MVDR FPGA实现开展对比验证。

在研究结果方面，论文首先在“Background and related work”部分界定了研究起点。该部分说明，MVDR是窄带干扰受限场景中的强基准方法，其通过最小化输出功率并保持目标方向无失真响应获得优良空间滤波性能；同时，既有神经网络波束形成研究虽已显示出替代潜力，但多数工作要么偏重算法性能、要么偏重特定网络结构，较少系统考虑硬件资源与FPGA部署约束。由此，本文提出的方法定位于一种面向硬件实现的MVDR近似器。

在“FPGA-based hardware implementation”部分，研究人员给出了实验平台与系统实现环境。所用硬件为EV12AQ60X-ADX-EVM评估板，集成EV12AQ600高速12位四通道模数转换器（ADC）和Xilinx Kintex UltraScale XCKU085 FPGA。该平台支持高吞吐实时射频（RF）数据处理，为传统MVDR和神经网络推理提供统一验证环境。文中明确说明，尽管评估板物理输入通道为4路，但通过FPGA内部RAM扩展，完成了8通道和16通道场景的实现与测试。

在“Dataset generation and training methodology”部分，研究人员详细介绍了训练数据构造与模型优化流程。每个样本输入取自相关矩阵第一行，目标输出则为MVDR基于完整相关矩阵计算得到的复权值向量，并将实部与虚部分开存储。训练数据通过随机生成目标信号与干扰源入射角得到，其中目标信号角度取自[5°，15°]，干扰角度取自[?60°，60°]，且设置最小20°角度间隔以避免MVDR不可分辨情形。4阵元情形包含1个干扰源，8阵元和16阵元情形包含3个干扰源。网络结构方面，研究分别考察了不同隐藏层数与神经元数量配置，最终选定4阵元为[4, 64, 64, 8]，8阵元为[8, 128, 128, 128, 16]，16阵元部署模型为[16, 128, 256, 256, 128, 32]。超参数研究显示，较小初始学习率0.0005通常可获得更低验证误差，Plateau调度器总体优于StepLR。最终训练中，4阵元使用2×10⁵样本，8阵元和16阵元使用5×10⁶样本，500个epoch离线训练；16阵元最终模型训练耗时约24小时，训练设备为NVIDIA A100-SXM4-80GB GPU服务器。

在“Proposed Neural Network Architecture”部分，论文提出了完整的三阶段硬件架构，即相关矩阵第一行估计、神经网络推理和权值重缩放。该设计的一个关键特点是波束形成发生在复下变频之前，因此输入样本为纯实数，这一安排简化了自适应算法并降低了相关矩阵估计复杂度。相关矩阵估计模块仅计算第一行，而非完整矩阵，从而显著节约资源与功耗。神经网络模块采用定点数实现，输入采用13位整数加19位小数格式，系数和偏置采用9位整数加16位小数格式，神经元输出继续保持13位整数加19位小数格式，并在乘加及偏置叠加后进行截断。除最后一层外，所有神经元采用ReLU激活。最后，为适应系统12位权值表示约束，设计了动态截断式权值缩放模块，根据实部和虚部系数中的最高有效位位置提取12位有效信息。

在“Validation”部分，研究人员从空间响应和SINR两方面验证该方法的正确性。对于4、8、16通道系统，平均SINR差异分别为?0.002788、?0.09088和?0.18697 dB，表明神经网络解与理论MVDR解非常接近。论文进一步构造了三组测试场景：4通道下目标方向14°、干扰45°；8通道下目标方向10°、干扰分别位于?54°、35°和?24°；16通道下目标方向8°、干扰分别位于?57°、48°和?24°。结果显示，神经网络生成的波束图能够准确保持主瓣对准目标方向，并在干扰方向形成深陷波，旁瓣结构与MATLAB浮点MVDR及FPGA实现MVDR均高度接近。经过最优权值处理后的输出频谱显示，输入RF信号中的干扰得到有效压制；数字波束形成接收机输出的同相（I）与正交（Q）分量也证明了波束形成、复下变频与滤波链路工作正常。定点FPGA结果与浮点仿真之间仅存在很小差异，验证了量化方案的稳健性。

在“Results and discussion”部分，论文重点讨论了资源利用率、计算负载、处理时间与功耗。资源利用方面，4、8、16阵元FFNN方案总DSP占用分别为304、864、1728，最坏情况下16阵元DSP利用率为42.1%，远低于器件容量上限；而MVDR在16阵元时DSP占用达到3780，LUT占用达到429520，已逼近板卡能力边界。与MVDR相比，神经网络方案在4、8、16阵元下的LUT、寄存器、CARRY8与DSP占用均更低，且随阵元数增加，其资源增长趋势明显优于MVDR。计算负载分析显示，NN-DBF在4、8、16阵元下总乘法次数分别为168、464、928，而MVDR对应为198、586、1938，神经网络方案在高维配置下优势尤为突出。处理时间方面，在快拍长度2¹³、时钟频率200 MHz条件下，4阵元神经网络总耗时为6017.5 ns，MVDR为10595.5 ns；8阵元分别为7392.5 ns与16142.5 ns；16阵元分别为9467.5 ns与27222.5 ns。由此可见，神经网络在总时延上实现了显著缩短。功耗方面，估算结果表明，神经网络设计总功耗为0.95 W，而MVDR为1.753 W；其中相关矩阵阶段、核心自适应算法阶段和权值缩放阶段均呈现功耗下降。实测中，整板系统工作总功率为21.66 W，其中运行所提设计的XCKU085 FPGA功耗为10.9 W，PLL为1.33 W，ADC为8.1 W，验证了设计在真实工作条件下的可实现性。论文同时指出，尽管神经网络方案在受控训练域内具备良好泛化能力，但其本质上依赖离线训练得到的映射关系，不具备MVDR那样基于输入数据解析求解的在线自适应更新机制，因此当部署环境与训练数据统计特性明显失配时，性能可能下降。

综合讨论部分可见，研究人员强调该方法的价值在于以较小性能代价换取显著工程收益。神经网络以空间相关矩阵作为输入，避免了显式波达方向（Direction of Arrival, DoA）估计模块，提高了系统简洁性；同时，通过硬件感知的网络结构裁剪和定点化设计，使其满足实时星载处理需求。尽管模型可解释性弱于解析型MVDR，且当前训练依赖离线高性能计算资源，但对于板载仅执行推理的空间平台而言，这种“地面训练、星上推理”的分工模式具有现实可行性。论文还指出，神经网络在16阵元以内已经表现出优于MVDR的可扩展性，但针对更大规模阵列、多波束、宽带信号、可变SNR/INR及实测数据场景，仍需进一步研究。

研究结论部分可译为：本研究对传统MVDR波束形成算法与基于神经网络的架构进行了系统比较，两者均在FPGA平台上实现，重点面向星载相控阵系统对性能、资源效率和工程可实现性的严格要求。结果表明，尽管评估板仅支持4个物理输入通道，但借助FPGA内部资源，系统成功扩展到8通道和16通道配置。通过MATLAB浮点仿真与FPGA定点实现的联合验证，神经网络方案在全部测试场景中均获得了与MVDR相当的波束图响应和干扰抑制能力。更重要的是，该方案在可扩展性、时延降低和资源利用效率方面体现出明显优势。总体而言，研究证明神经网络是星载系统自适应波束形成的一种可行且高效的替代方案；诸如在复下变频前执行波束形成等体系结构选择，进一步降低了资源使用与功耗，并支持向更大规模阵列扩展。未来工作将继续探索其在真实卫星任务中的部署，并针对更多阵元、更高带宽、多波束以及更复杂信号条件优化神经网络结构，同时研究迁移学习（transfer learning）与增量训练（incremental training）等策略，以提升板载适应能力。