应用于纳米级晶体管人工带隙的制造误差电压补偿

《Scientific Reports》：Voltage compensation of manufacturing errors applied to artificial band gaps in nanoscale transistor

　　

摘要

本文介绍了一种纳米级MOS晶体管，其源极-漏极通道由嵌入式的SiO₂-Si-SiO₂量子阱构成。为研究各种因素对量子能级、带隙以及通道内电势分布所决定的光电子特性的影响，我们设计了一种先进的数值模型。由于同一批次制造的器件中，决定发光波长的关键参数——通道厚度并不一致，因此我们提出利用激活电压来弥补量子阱中Si-SiO₂界面的制造缺陷。这样做的好处包括可以通过电压（V_GS、V_DS）和通道厚度（t_Si）来控制发光现象，减少通过绝缘埋层氧化层的寄生电流，同时还能实现完全符合VLSI标准的设计，便于基于Si和SiO₂快速投入工业应用。通过计算沿通道长度（L）的本征值分布，我们认为在施加适当的激活电压时，可以通过电学方法补偿Si层工艺差异，从而调控亚带间跃迁现象。对于长（L）且宽（W）的通道晶体管而言，这一点尤为重要，因为需要足够多的热电子才能有效触发亚带间跃迁。