摘要
基于现场可编程门阵列（FPGA）的可重构片上系统（SoC）平台越来越多地被应用于自动驾驶和工业自动化等对安全性要求极高的领域，但目前的相关研究尚未对这些设计在满足功能安全要求方面的表现进行系统性评估。本文对36项经过同行评审的研究（核心研究时间范围为2010–2024年，另包含1998年的相关历史研究）进行了系统性分析，这些研究均聚焦于基于FPGA的可重构并行处理SoC。分析采用了三种框架：收敛-发散分析（CDA），该框架可为识别研究发展趋势及提出假设提供结构化的分析视角；与ISO 26262（功能安全）、ISO 21448/SOTIF（预期功能的安全性）以及ISO/PAS 8800（人工智能的安全属性）这三层标准框架相对照的功能安全差距分析；还有涵盖可重构性粒度、并行性利用程度、设计自动化水平以及安全关键性四个维度的设计空间分类法。分析结果显示，在所研究的36项研究中，有33项（占比92%）完全未考虑安全认证问题。虽然近期已有研究开始为FPGA SoC平台确定最坏情况执行时间（WCET）的界限，但在所研究的基于FPGA的人工智能加速器相关研究中，仍没有一项能给出WCET界限，尽管针对多DPU架构的最新分析模型已证明了此类分析的可行性。FPGA卷积神经网络加速器的能源效率可高达60 GOPS/W，而动态部分重配置技术则能使处理速度提升2–5倍，但这些优势目前仍未得到用于安全认证的正式验证或不确定性量化方法的支持。CDA框架显示，动态部分重配置、片上网络以及高级综合技术之间的研究进展存在较强的一致性（得分在0.72–0.91之间），这表明相关集成设计流程正在逐步成熟。考虑到ISO 21448中对触发事件识别的要求以及ISO/PAS 8800中对运行时置信度监控的需求，我们提出了一种无需依赖特定概率分布、且与硬件兼容的不确定性量化框架——符合性预测，并提出了相应的优先研究计划，旨在缩小FPGA性能优化与在交通系统中实现安全认证应用之间的差距。
